A mesura que el panorama de la tecnologia informàtica continua evolucionant i canviant, sorgeixen nous estàndards i les arquitectures de dispositius s'han d'ajustar en conseqüència. Aquesta declaració també s'aplica al canvi generacional dels estàndards de DDR3 a DDR4.
Aquests avenços en la memòria d'accés aleatori també han millorat significativament el rendiment general. Per tant, per aprofitar la memòria RAM més recent, els dissenys de PCB han de canviar, tal com van fer quan l'estàndard USB va evolucionar d'USB 2.0 a USB 3.0. Aquest tipus de canvis són continus i necessaris, ja que la demanda del mercat de més potència de processament, un millor rendiment i funcions més avançades segueix impulsant la indústria.
Tot i que la majoria de la gent no notarà ni veurà els canvis arquitectònics necessaris per al disseny de PCB, això no disminueix la importància d'aquests canvis clau.
Double Data Rate 4 (DDR4), abreujada, es presenta en dos tipus de mòduls diferents. Un tipus de mòdul és el petit mòdul de memòria en línia dual (260 pins) o So-DIMM, que s'utilitza en dispositius informàtics portàtils com ara ordinadors portàtils. L'altre tipus de mòdul és el mòdul de memòria en línia dual (288 pins) o DIMM per abreviar, utilitzat en dispositius com ara ordinadors de sobretaula i servidors.
Així, per descomptat, el primer canvi en l'arquitectura es deu al nombre de pins. La iteració anterior (DDR3) dels DIMM utilitzava 240 pins, mentre que els So-DIMM tenien 204 pins. Els DIMM DDR4 esmentats anteriorment utilitzen 288 pins. Amb més pins o contactes, la DDR4 ofereix una capacitat DIMM més gran, una millor integritat de les dades, velocitats de descàrrega més ràpides i una major eficiència energètica.
Juntament amb aquesta millora general del rendiment, ve un disseny corbat (inferior) que permet connexions millors i més segures i una estabilitat i resistència millorades durant la instal·lació. A més, les proves de banc han demostrat que la DDR4 permet una millora del rendiment del 50% fins a 3.200 MT (taxa de transferència de megabits per segon).
I, aquests guanys de rendiment s'aconsegueixen amb un consum d'energia reduït: cada DIMM consumeix només 1,2 volts, en lloc dels 1,5 a 1,35 volts requerits per l'estàndard de la generació anterior. Tots aquests canvis signifiquen que els dissenyadors de PCB han de reavaluar el seu enfocament de disseny per implementar DDR4.
Si volem que els dispositius electrònics o components funcionin a nivells òptims, necessitem dissenys de PCB precisos que incloguin la implementació de DDR4. Això s'entén bé. A més de la necessitat de la precisió del disseny, també ha de complir amb la memòria actual.
Els dissenyadors de PCB també han de tenir en compte una varietat d'altres factors, com ara l'assignació d'espai i les connexions crítiques. També cal gestionar la fase inicial de disseny, ja que per a una implementació exitosa, el disseny ha de complir la topologia del cablejat i les especificacions de disseny.
Per gestionar eficaçment les dades, els PCB haurien de seguir el cablejat i les millors pràctiques (PCB), ja que no fer-ho pot comportar diversos problemes, com ara la susceptibilitat i les emissions radiades. Els dissenyadors de PCB també haurien d'utilitzar tècniques adequades per aconseguir un ventall massiu i altes taxes de vora per mantenir un BER baix i un rang de dades d'1,6 a 3,2 Gbps. De nou, sense les tècniques de disseny adequades, els nostres PCB experimentaran problemes d'integritat del senyal i donaran lloc a una diafonia i una fluctuació (excessiva) resultant.
Aconseguir la millor ruta d'encaminament en un disseny de PCB requereix la col·locació adequada dels connectors DIMM i l'ús adequat dels xips de memòria. En general, la SDRAM DDR4 requereix un cablejat més curt i un espai adequat per aconseguir una sincronització màxima i una integritat del senyal òptima. Els dissenyadors de PCB també haurien d'intercanviar els pins en els grups de senyal rellevants. A més, s'ha d'evitar el cablejat del senyal als buits, el cablejat de la capa de senyal adjacent entre si i la divisió del pla de referència durant la implementació.
A més, si és possible, també hauríem d'encaminar els senyals de la interfície de memòria entre la capa d'alimentació o la terra adequada (GND). A més, podeu ajudar a reduir o eliminar les diferències de velocitat de transferència encaminant els senyals DQ (dades d'entrada/sortida), DQS (selecció de dades) i DM (màscara de dades) al mateix grup de canals de bytes a la mateixa capa. Els senyals de rellotge tenen retards de propagació més llargs que els senyals DQS, de manera que les longituds d'alineació del senyal de rellotge solen ser més llargues que l'alineació DQS més llarga en un mòdul de memòria en línia de dues files.
Finalment, hem de tenir en compte que cada pila de taulers és diferent i també ho són els requisits d'espaiat. Per tant, s'ha d'utilitzar un solucionador de camp (com ara Cadence Clarity™ 3D Solver) per establir una diafonia per sota de -50dB entre senyals crítics. Nota: no hi ha cap requisit de longitud des del rellotge fins al DQS, però sí un requisit de longitud des del rellotge fins a l'ordre/control/adreça. El requisit de longitud depèn de la Dk (constante dielèctrica) del material i de la càrrega de cada SDRAM. 4.
Les xarxes DQS, DQ i DM es poden assignar a qualsevol capa interna de stripline disponible a la pila. En lloc d'això, l'adreça/comandament/control i el rellotge s'han d'encaminar a capes més properes a la SDRAM per minimitzar l'acoblament per sobre del forat.
Les vies SDRAM d'adreça/ordre/control haurien de tenir vies connectades a terra (vias ombrejades) afegits a cada SDRAM per reduir l'acoblament de vies.
A més, la capa de potència o terra de referència d'adreça i control depèn del controlador. Tingueu en compte que els DIMM tenen capes de potència de referència d'adreces i control, mentre que les BGA (matrius de quadrícula de boles) a bord rarament tenen capes de potència de referència d'adreça i control.
DDR4, com l'estàndard de la generació anterior (DDR3), requereix un nou enfocament de disseny en la seva implementació. Òbviament, els requisits de disseny han canviat per adaptar-se al rendiment millorat, que és un efecte secundari de la innovació. Tanmateix, seguir les tècniques de disseny i topologia adequades pot maximitzar el rendiment aprofitant aquest nou estàndard contemporani.
Tant si esteu implementant qualsevol forma de memòria DDR com si treballeu en un disseny amb requisits de senyal especialment exigents, el conjunt d'eines de disseny i anàlisi de Cadence us pot ajudar. dissenya més ràpid que la "taxa de dades doble" esperada.
Zhejiang NeoDen Technology Co., LTD., fundada l'any 2010, és un fabricant professional especialitzat en màquines SMT pick and place,forn de reflux, màquina d'impressió de plantilla,Línia de producció SMTi altres productes SMT. Tenim el nostre propi equip d'R + D i una fàbrica pròpia, aprofitant la nostra pròpia R + D amb experiència rica, una producció ben entrenada, va guanyar una gran reputació dels clients mundials.
En aquesta dècada, hem desenvolupat de manera independent NeoDen4, NeoDen IN6, NeoDen K1830, NeoDen FP2636 i altres productes SMT, que es van vendre bé a tot el món. Fins ara, hem venut més de 10 màquines000pcs i les hem exportat a més de 130 països d'arreu del món, establint una bona reputació al mercat. En el nostre ecosistema global, col·laborem amb el nostre millor soci per oferir un servei de vendes més tancat, un suport tècnic d'alt nivell professional i eficient.
Afegiu: No.18, Tianzihu Avenue, Tianzihu Town, Anji County, Huzhou City, Zhejiang Province, Xina
Telèfon: 86-571-26266266